9.2.5 串口发送模块的Verilog HDL实现